SEMICONDUCTOR DEVICE

Patent Number:

JP4162572

Publication date:

1992-06-08

Inventor(s):

KURAMOTO TAKESHI

Applicant(s)::

TOSHIBA CORP

Requested Patent:

☐ JP4162572

Application Number: JP19900285781 19901025

Priority Number(s): IPC Classification:

H01L29/784

EC Classification:

Equivalents:

JP2894820B2

Abstract

PURPOSE:To make it possible to obtain a very low on state resistor and highly reliable, stabilized, and excellent characteristics by inhibiting the function of an insulation gate type field effect transistor with a corner section on a groove side.

CONSTITUTION:An N type epitaxial layer 11 and a P type channel formation layer 12 are formed on a main side of a semiconductor substrate 10 where an N<+> type source region 13 is formed in lattice-shape. In this case, the source region 13 is arranged not to be formed at an intersection between an exposed section C" of the channel formation layer 12 and a trench formation reserved intersection A" in particular. Then, a trench 14 is formed in such a manner that it may reach the epitaxial layer 12, partially penetrating the channel formation layer 12 from the surface in the central part of the source region 13 of a wafer 20. The source region 13 is adapted not to be formed on a part of a cell pattern where the channel formation layer 12 is divided by the trench 14.

Data supplied from the esp@cenet database - 12

	Ŷ	

@日本国特許庁(JP) ⑩特許出願公開

母 公 開 特 許 公 報 (A) 平4-162572

Øint. Cl. 3

建阳配号

庁内整理番号

母公開 平成4年(1992)6月8日

H 01 L 29/784

9168-4M H 01 L 29/78 3 2 1 V

審査請求 未請求 請求項の数 5 (全7頁)

半導体装置 64発明の名称

> **2015** 顧 平2-285781

顧 平2(1990)10月25日 多出

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

株式会社東芝 の出類人

神奈川県川崎市幸区堀川町72番地

70代 理 人 弁理士 鈴江 武彦 外3名

1、発明の名称:

(1) 第1導電型の半導体基板と、

この半導体基板の主面に設けられた低不純物濃 度を有するドレイン領域用の第1再電型の第1の 生薬体層と、

この第1の半導体器の上面に設けられたチャネ ル領域形成用の第2導電型の第2の半導体層と、

この第2の半導体層の衰層部の一部に設けられ

たソース領域用の第1導電型の第3の半導体層と、

この第3の半導体層の最面から前記第2の半導

体層の一部を貫いて終記第1の半導体層に達する

ように設けられた薬の内壁面に形成されたゲート

このゲート絶縁装上で前記牌を埋めるように設 けられたゲート電響と、

このゲート電腦上を扱うように設けられた絶景 m Ł.

この絶縁膜上および前記第3の半導体層の裏出 表面上ならびに前記第2の半導体層の露出表面上 に設けられたソース電響と、

前記半導体基板の裏面に設けられたドレイン電 極とを増えた模型の電力用絶縁ゲート型電界効果 トランジスタを有する半導体装置において、

前記簿の側面のコーナー部は絶縁ゲート型電界 効果トランジスタとしての機能が抑制されている ことを特徴とする半導体装置。

- (2) 前記論によって前記第2の半導体局が分 倒されたセルバターンを有し、このセルバターン のコーナー部には前記ソース領域用の第1年電型 の第3の半導体層が形成されていないことを 歌 とする請求項1記載の半導体装置。
- (1) 前記セルバターンのコーナー部には高不 鈍物温度を有する第2母電型の第4の半導体層が 形成されていることを特徴とする簡求項1または 2 記載の半導体装置。
- (4) 前記簿によって前記第2の半導体器が分 倒されたセルパターンを有し、このセルパターン

は職員方形であり、このセルバターンのコーナー 無以外の長辺側にのみ前記ソース領域用の第1 専 電型の第3の半導体質が形成されていることを所 登上する請求項1記載の半導体装置。

(5) 利記書が構造的に各々分離独立しており、 互いに独立に各席内にそれぞれ形成されたゲート 電価相互を電気的に接続する記録が設けられ、こ の記録の選下には初記ソース領域用の第1 準電型 の第3の半導体層が形成されていないことを特徴 とする請求項1 記載の半導体装置。

3. 免明の詳細な説明

【免明の目的】

(産業上の利用分野)

本免明は、電力用絶線ゲート型電界効果トランジスタ(以下、パワーMOS FETと記す)単体を育する個別半導体装置あるいはパワーMOS FETを組み込んだMOS集積回路などの半導体装置に係り、特に断面リ字状の溝(トレンチ)構造を育する模型のパワーMOS FETの構造に関する。

ーセルの長さであり、!s×lsのセルサイズを 有する単位セルのパワーMOS FETが経機に 規則正しく多数配設されており、各セルは、第1 事電型(本例では N.* 型)のシリコンからなる半 導体基板10の主面に設けられている。ここで、 1.1 は上記 N ・型の半導体基板 1.0 の主面に設け られた低不能物温度を有するN型の第1の半導体 略(エピタキシャル器、ドレイン領域)、12は このエピタキシャル層11の上面に拡散によって おけられた第2番書数 (本典では2数) の第2の 半導体層(チャネル形成層)、13… はこのチャー ネル形成器12の表層部に指子状に設けられた N・型の第3の半導体器(ソース領域)、14 はこのソース領域13の中央部表面から前記チャ ネル形成勝12の一部を貫いて前記エピタキシャ ル無11に達するように設けられた格子状のパタ ーンを有する幅1μm、乗さ4μmのトレンチ、 15はこのトレンチ14の内豊面に形成されたゲ - ト盤化器、Gはこのゲート絶貌器15上で上記 トレンチ14を埋めるように及けられたゲート電

(疑惑の技術)

パワーMOS FETは、歌謡加工技術の進歩により低すン低抗化の動きが急速に進んでいる。特に、低射圧の60V~100VクラスのパワーMOS FETは、低オン低抗化の傾向が顕著であり、現在では、フォトレジスト上の納めからセルサイズの確小に展界がみえている平面構造の監験自己整合(DSA:Diffusion Self Alignment)タイプを更に一歩進め、IEDM (International Electron Devices Meeting) 86~638などの文献に開示されているように、セルサイズをより小型化できるトレンチ構造を有する観型パワーMOS FETの開発が進められている。

第6回は、従来の模型パワーMOS FET (例えば Nチャネルトランジスタ) における一部のセル類域を斜め方向から見た新面積造を示しており、単位セルの平面パターンを第7回に示している。

このパワーMOS FETにおいて、1: は単

低、17はこのゲート電低 G 上を覆うと共に初記 トレンチ14の 地部から優かに係り出して初記リース 類域 13の一部を覆うように 設けられた 絶線 17上 および 初記リース 気 観 13の 露出表面上および 前記チャキル形成 層 12の 第出表面上および前記チャキル形成 層 12の 第出表面上に設けられた ソース 電板 、D は 電板 である。 この場合、 ソース 電板 S および ドレイン 電板 D は 各セルに 対し で一体的に 設けられ、 をセルのゲート 電板 G は 共通に接続されているので、 各セルは 並列に接続されている。

このような観型パワーMOS FETは、幅1 μmのトレンチ14内にゲート電幅Gを埋込む 構造を有するので、セルサイズを10μm×10 μm以下とすることができ、オン紙抗を振めて小さく(1、8mΩ・cm・2徴度) することができるようになってきた。

ここで、上記パワーMOS FETの動作原理 を述べておく。即ち、ソース電腦Sを接触し、ド レイン電腦Dおよびゲート電腦Gに正の電圧を印 知する。このような様パイアスの時、ゲート電圧 を上げていくと、チャネル形成器 1 2 のうちのゲート電話 C に対向するトレンチ側面循城 (チャネ も悪) から型に反転して反転器となり、ソース領域をから反転器置下のエピタキシャル器 1 1 領域 に電子が成れる。

ところで、上記したような概型パワー MOS FETの構造のままで実際に形成した場合。次に述べるような特性上の不具合が発生することが分った。

即ち、トレンチ14の側面の凸状のコーナー窓A。とその他の部分B。とでゲート酸化乗15の厚きおよび興質が異なるという現象が生じ、その結果、瞬候電圧Vrm、出力特性(lps、1 Yrs1)が上記A。部とB。部とで異なることになり、特性面で様々なアンバランスを引き起こすことになり、特性面で様々なアンバランスを引き起こすことになり、好ましくない。また、トレンチ14の側面のコーナー部が凹状の場合でも上記と同様の結束となり、しかも、トレンチ14の側面の凹凸部に形成されるゲート酸化碘は興質が悪く、この部分を

MOS FETを有する半導体装置を提供することにある。

[発明の構成]

(雄職を解決するための手段)

本発明は、第1年電型の半導体基板と、この 半導体基板の主面に設けられた低不純物濃度を育 するドレイン領域用の第1尋覧型の第1の半導体 響と、この第1の半導体層の上面に設けられたチ + 本ル領域形成用の第2 専電型の第2の半導体層 と、この第2の半導体局の長層部の一部に設けら れたソース領域局の第1億電型の第3の半導体局 と、この第3の半導体層の表面から前記第2の半 単体器の一部を貫いて前記第1の半導体層に達す るように設けられたトレンチの内豊面に影政され たゲート絶景製と、このゲート絶景製上で前記録 を埋めるように投けられたゲート電腦と、このゲ - ト電響上を載うように致けられた絶数数と、こ の聴動禁止および資配第3の半導体層の重出金箔 上ならびに貝紀第2の半導体層の露出臺面上に登 けられたソース電腦と、質記半導体基板の裏面に

MOS FETのゲート酸化酶として使用する場合には体験性上の不具合(例えば高温逆パイデスを会試験における解析電圧Vinの劣化、リーク電流の地大など)が発生する。

そこで、トレンチ14の側面でのゲート酸化類の不具合を防止するために、トレンチ14の側面のコーナー部の形状を滑うかに丸めるように工夫することが考えられるが、この方法は、改善効果が低く、微細化を進める上でも大きな制的となってくる。

(発明が解決しようとする課題)

上記したように超低オン低抗化を図った従来の展型パワーMOS FETは、トレンチの側面のコーナー部とその他の部分とでゲート酸化膿の厚さおよび装質が異なり、特性面で様々なアンパランスを引き起こしたり、信頼性上の不具合が発生するという問題がある。

本免明は、上記問題点を解決すべくなされたもので、その目的は、超低オン抵抗を有すると共に信頼性が高く、特性面で安定な良質な経費パワー

设けられたドレイン電腦を備えた経型の電力用能 縁が一ト型電界効果トランジスタを有する半導体 装置において、前記簿の側面のコーナー部は絶縁 ゲート型電界効果トランジスタとしての機能が抑 制されていることを特徴とする。

(作·用)

従来は不具合が生じていたトレンチの側面のコーナー部でのMOS FETとしての機能が抑制されており、トレンチの側面のコーナー部以外にのみ均一なチャネルを形成することが可能になるので、超低オン抵抗を育すると共に信頼性が高く、特性面で安定な良質な観型パワーMOS FETが舞られる。

(実施例)

以下、四面を参照して本意明の実施例を詳細に説明する。

第1回は、個別半導体装置あるいはMOS集製 回路に形成される第1実施例に係る模型パワー MOS FETの単位でルの平面パターンを示し でおり、この模型パワーMOS FETは、第6

特周至4-162572 (4)

電および第7個を参照して前述した交叉の観覧パマーMOS FETの販面構造および不面パターンとはは回信であるが、前記者の側面のコーナー総はMOS FETとしての機能が抑制されている。かまなり、その他は同じであるので第6回中と同じ符号を付している。

上記したように歳の側面のコーナー部におけるMOS FETとしての機能を抑制する構造の一具は例としては、トレンチ14によってチャネル形成器12が分割されたセルバターンのコーナー部には顧記ソース領域13を形成しなければよく、この場合の第1回の模型パワーMOS FETの形成方法の一例について第2回(1)乃至(e)を参照しながら簡単に設明する。

まず、第2回(a)に示すように、不能物濃度が10°°cm°で厚き150μmのN°型のシリコンからなる半導体基板10の主面に、不能物濃度が5×10°°cm°で厚さが約10μmのN型のエピタキシャル番11をエピタキシャル成長により形成する。さらに、このエピタキシャル

勝11上に、不純物温度が10°°cmで程度で 単さが約2ヵmのP型のチャネル形成勝12を 拡散によって形成する。引き続き、PEP(光 独取プロセス)工程およびイオン庄人法を用い て、チャネル形成勝12の表層部に不純物温度が 10²³cmで程度で厚さり、5μmのN・型のソ ース領域13を格子状に設ける。この場合、特に チャネル形成勝12の露出部C°とトレンチ形成 子と領域の交差部A°にはソース領域13を形成

次に、第2回(b)に示すように、ドライエッチング、例えばRIE(反応性イオンエッチング) 注により、ウェハ20のソース領域13の中央 部 設により前記チャネル形成居12の一部を買いて 調によりに、4年111に達するように、4年1111日 では、東さ4μmのトレンチ14を形成する。この場合で、トレンチ14は格子状のの中央に つって 会することになる。ここで、 図中、 21は 例えば無数化額、 C V D (気相成長) 散

化膜が順次形成された復層膜である。

次に、第2回(c)に示すように、ウェハ20 上の主要全域に厚さ500人のSi0。 膜15を 形成する。これによりトレンチ14の内費面を置 うようにゲート酸化菓15が形成される。引き扱 き、リンがドープされたポリシリコン膜16をト レンチ14が十分に埋まるまで堆積する。このポ リシリコン膜16は後でゲート電極Gとして用い これるので、低低抗であることが望ましく、上記 ポリシリコン関16を堆積した後で高級度の不能 物をドープしてもよい。

次に、第2回(d)に示すように、トレンチ14内にゲート電極Gとなるポリシリコン調を残すようにポリシリコン調16をエッチパックする。次に、第2回(e)に示すように、全面に罪さ600人のPSG(リンシリケートガラス)頭からなる絶難調17をCVD法により地積し、PEP工程により上記絶疑順17の一部(チャネル形成器12上の全部およびソース領域13上の一部)にコンタクト孔を調口する。これにより、

ゲート電板 G 上およびトレンチ14の機部から性かに張り出してソース領域13上の一部を限うように絶数票17が投けられる。この後、全面に厚さ4μmのアルミニウム(A g)あるいはアルミニウム・シリコン合金(A g ー S i)からなるソース電低 S を高着する。さらに、前記半導体基板10の裏面にもドレイン電極 D を形成し、第1回に示したような模型パワーMOS F E T を得る。

上記支施例の被型パワーMOS FETによれば、基本的には資迷した要素の被数があれる。 MOS FETと関係の動作が得られる。 の設型パワーMOS FETの技術の発見が得られる。 の設立パワーMOS FETの技術の発見としての表現によった。 一スPEP工程のマスク変更によったける。 のは、13の拡散形状を変更する。だれ、一、 はなていたトレッチ14の側面をサートンチェルの MOS FETとしての銀光にののの 14の側面のコーナー解析になる。 を形成することは個性が高く、 条件を形成すると共に体質性が高く。 な負責な概要パワーMOS FETが得られる。 第3個乃至第5回は、それぞれ本発明に係る疑 サパワーMOS FETの他の実施例を示している。

即ち、集3回に示す模型パワーMOSFETは、集1回に示した模型パワーMOSFETと 比べて、同記トレンチ14によって同記チャネル 形成集12が分割されたセルパターンの各コーナー部にPで型の第4の半率体最30が拡致によっ で形成されている点が異なり、その他は同じであるので第1回中と同じ符号を付している。

この被型パワーMOS FETによっても、トレンチ14の側面のコーナー部はMOS FETとしての動作が阻止されるので、第1回の被型パワーMOS FETと同様の効果が得られる。なお、セルパターンの各コーナー部には、ソース領域13が形成されていてもいなくてもよい。

また、第4個に示す模型パワーMOS FETは、第1回に示した模型パワーMOS FETと比べて、前記トレンチ14によって前記チャネル

も成番1 2か分割されたセルバターンは略長方形であり、このセルバターンのコーナー駆以外の長辺側にのみ前記ソース領域1 3 が形成されている(短辺側にはソース領域1 3 が形成されていない)点が異なり、その他は同じであるので第1 図中と同じ符号を付している。

この概型パワーMOS FETによれば、第1 図の概型パワーMOS FETと同様の効果が得 られるほか、均一なチャネル幅を効率よく確保す ることができる。

また、第5回に示す解型パワーMOS FETとは、第1回に示した模型パワーMOS FETと比べて、前記トレンチ14が構造的に各々分離独立しており、互いに独立に各トレンチ14内にそれが成されたゲート電振ら相互を電気のに接続する例えば不能物がドープされたポリシリコト配練51の直下には寄生素子動作を防ぐたが異なり、その他は同じであるので第1回中と同じであるので第1回中と同じであるので第1回中と同じであるので第1回中と同じであるので第1回中と同じであるので第1回中と同じであるので第1回中と同じであるので第1回には「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サーム」を「サーム」を「サーム」を「サーム」を「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サーム」を「サームの「サーム」を「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サームをは、サームの「サーム」を「サーム」を「サームを「サーム」を「サーム」を「サームの「サーム」を「サームの「サーム」を「サームの「サーム」を「サーム」を「サーム」を「サームを「サーム」を「サーム」を「サーム」を「サーム」を「サームを「サーム」を「サームを「サーム」を「サーム」を「サームを「サーム」を「サームを「サーム」を「サーム」を「サームを「サーム」を「サームを「サーム」を「サームを「サーム」を「サ

している。

この観型パワーMOS FETにおいても、トレンチ14の側面のゲート酸化験15の鎖厚および装質の不均一があっても、トレンチ14の側面のコーナー毎はMOS FETとしての機能が抑制されているので、第1回の観型パワーMOS FETと同様の効果が得られる。

【発明の効果】


上述したように本発明によれば、超低オン抵抗を有すると共に信頼性が高く、特性面で安定な 負質な複数パワーMOS FETを有する半導体 質数を実現することができる。


4. 図蓋の簡単な益明


第1回は本発明の一変施例に係る被型パワーMOS FETの単位セルを示す平面図、板面図、 第2回(a)乃至(e)は第1回の被型パワー MOS FETの形成方法の一個を模式的に示す 料装器および新面図、第3回は本発明の他の変施 例に長る模型パワーMOS FETを示す料質図、 第4回および第5回はそれぞれ本発明のさらに他 の実施例に係る観型パワーMOS FETを示す平面図、第6回は観型パワーMOS FETにおける一部のセル領域を取り出して一部新面で示す斜視図、第7回は従来の観型パワー
MOS FETの単位セルを示す平面図である。


10…N・型の半導体基板、11…N型の第1の半導体局(エピタキシャル局、ドレイン領域)、12…P型の第2の半導体局(チャネル形成局)、13…N・型の第3の半導体局(ソース領域)、14…トレンチ、15…ゲート軟化額、16…ポリシリコン額、17…絶数額、G…ゲート電極、S…ソース電板、D…ドレイン電板、20…ウェハ、30…P・型の第4の半導体層、51…ゲート配線。


出版人代理人 弁理士 养 红 贯 彦

















.